菜鸟成长手册：45纳米CPU制作工艺完全解析

来源：太平洋电脑网作者：出处：巧巧读书 2007-05-18 进入讨论组

二、制程与功耗的矛盾：45纳米工艺遭遇漏电危机

　　制作工艺对于CPU微处理器的重要性不言而喻，无论是提高主频还是集成更多的缓存又或是改进新的核心，这些都需要更为强大的制作工艺作为支撑。一代又一代的微处理器发展史几乎可以看作是制作工艺的发展史。进入90纳米时代之后，业界一度停止发展的脚步，其中晶体管漏电便是主要原因之一。如果无法彻底解决这一问题，那么今后微处理器的发展之路将会布满荆棘。

　　1．晶体管连线宽度：90纳米后出现危机

　　我们通常所说的CPU纳米制作工艺并非是加工生产线，实际上指的是一种工艺尺寸，代表在一块硅晶圆片上集成所数以万计的晶体管之间的连线宽度。按技术述语来说，也就是指芯片上最基本功能单元门电路和门电路间连线的宽度。以90纳米制造工艺为例，此时门电路间的连线宽度为90纳米。CPU生产厂商不遗余力地减小晶体管间的连线宽度，以提高在单位面积上所集成的晶体管数量。但是，晶体管连线宽度的降低最终容易导致晶体管体积过小，此时也就是我们所说的“漏电”问题。以当前的晶体管生产工艺，如果体积太小，那么很有可能在“关闭”状态下仍然是通电的，这样就会带来绝对不可接受的电路错误。

进入90纳米时代后就开始遭遇漏电危机晶圆

　　2．CPU功率提升：晶体管漏电带来尴尬

　　晶体管漏电所带来的危机不仅仅是电路错误。随着芯片中晶体管数量增加，原本仅数个原子层厚的二氧化硅绝缘层会变得更薄进而导致泄漏更多电流，随后泄漏的电流又增加了芯片额外的功耗。事实上，不仅仅是90纳米制作工艺遇到晶体管漏电的难题，65纳米和45纳米工艺更是面临艰巨的挑战。尽管晶体管漏电会导致芯片电路错误，但是当漏电现象控制在一定范围内之时，其实并不影响CPU的整体工作。不过可以肯定的是，晶体管漏电至少造成明显的功耗提升，这不仅仅是晶体管本身带来额外的发热量，还包括CPU为了解决信号模糊问题而不得不提高的核心电压。

　　我们可以发现，从0.13微米到0.09微米，不少CPU并未降低核心电压，其中一部分原因就是为了解决晶体管漏电问题。可是，当CPU电压无法降低之时，其功耗是很难得到控制的，最典型的例子莫过于AMD Athlon 64。同样是Socket 754接口的0.09微米工艺，移动平台的炫龙通过1.0V电压可以实现25W TPD功耗，而桌面平台的Athlon 64却高达62W。尽管这其中有工作主频和核心步进之间的区别，但是造成如此大的差距，核心电压的因素绝对不可忽视。至于Intel的Pentium D，在改用65纳米工艺之后，核心电压和功耗均未明显下调。毫无疑问，未来CPU的制作工艺改革必须建立在降低工作电压的基础上，而这也逼迫CPU厂商通过其它途径来解决晶体管漏电问题。

65纳米也没有让Pentium D彻底摆脱漏电危机

　　3．Intel 45纳米工艺的解决方案

　　进入45纳米时代之后，此时所面临的挑战更为艰巨。晶体管漏电至少造成明显的功耗提升，这不仅仅是晶体管本身带来额外的发热量，还包括CPU为了解决信号模糊问题而不得不提高的核心电压。为此，Intel在其45纳米工艺中融合了高介电薄膜（High-K Dielectrics）和金属门集成电路，有效解决了这场漏电危机。

高介电薄膜解决漏电问题

　　尽管最新的制作工艺还没有余地来解决高功耗问题，但是Intel将会在新处理器上推出被称为“Deep Power Down”的技术，实现更低的C6节电状态。新的C6状态可以将处理器的核心电压降至其所采用制程技术的极限，在该状态下除了降低处理器核心频率以外还将会关闭所有的高速缓存。在这种情况下，其功耗非常低，并且将会在新一代 Penryn处理器上得到应用。

http://www.qqread.com/hardware/cpu/using/2007/05/w313086.html 进入讨论组讨论。